快速规格
万博Ansys Exalto的lv后RLCk提取功能使集成电路设计人员能够准确预测电磁和基板耦合效应,以便对此前“太大而无法分析”的电路进行签。提取的模型被反向注释到原理图或网表,并支持所有电路仿真器。
万博Ansys Exalto是一款lv后RLCk提取软件解决方案,通过提取集总元件寄生效应并生成准确的电气,磁和基板耦合模型,使集成电路设计人员能够准确地捕获设计层级中不同模块之间的未知串扰。Exalto可与大多数LVS工具交互,并可补充您选择的RC提取工具。
万博Ansys Exalto的lv后RLCk提取功能使集成电路设计人员能够准确预测电磁和基板耦合效应,以便对此前“太大而无法分析”的电路进行签。提取的模型被反向注释到原理图或网表,并支持所有电路仿真器。
英伟达使用万博Ansys Raptor EM分析来降低片上高速串行链路的风险
以前“太大而无法分析”的大型复杂电路现在可以通过Exalto面向芯片器件的高速大容量EM建模功能来实现。
现代芯片系统中射频和高速电路的激增将电磁耦合提升到一阶效应,必须精确建模才能可靠地实现芯片成功。但是,生成适用于电磁耦合分析的准确寄生模型远比传统的rc提取复杂。而这些em模型的大小已对仿真器构成了挑战。
Exalto前所未有的容量使您能够轻松分析极其复杂的布局。其独特的网表缩减方法使输出网表极其紧凑,从而缓解了任何仿真问题。这样就可以对以前通过成本高昂的过度设计和保护带设置来避免的复杂em相互作用进行彻底分析。因此,这样设计出的网表外形更小巧、成本更低、而且性能特性更可靠。
Exalto通过补充常规提取器工具并与所有LVS工具无缝连接来增强现有设计流程。
万博Ansys Exalto通过提取集总元件寄生效应并生成准确的电气,磁和基板耦合模型,以捕获不同网络和设计层级模块之间的未知串扰。Exalto可以在不同层级之间建立串扰模型,并在不更改原理图的情况下运行多个“假设”场景。使用“点击式”界面,可以轻松捕获具有大型数字总线/控制信号的敏感射频电路中的复杂耦合。独特的网表缩减方法将输出网表减少了90%以上。Exalto与所有lv工具交互,并使用年代参数和RLCk寄生效应补充RC提取器,这些参数和寄生效应能够针对部分或完整设计进行反向注释。
提取集总元件寄生效应并为大型复杂芯片电路的电、磁和基板耦合生成准确模型
生成适用于AC,谐波平衡和SP分析的无源,因果直流精确年代参数模型,以及适用于瞬态,射波和噪声分析的无源,因果,高度紧凑的RLCk网表模型。始终可以仿真SPICE格式的RLCk网表。
万博Ansys Exalto可在叠加电感器与底层器件之间提取完整的电容耦合分析。它利用电容器和晶体管的现有代工厂表征型器件内模型,然后仅将总耦合电容组合到器件端子。Exalto具有提取全电容耦合的容量和速度,即使对于数千个器件也是如此。
万博Ansys Exalto采用Ansys的建模引擎—业内最快的电磁引擎构建而成。这意味着600嗯X 400嗯的密集型7层金属电源网格的EM提取需要几分钟,功率放大器中所有螺旋线与关键数字线路之间的耦合模型仅需几秒钟即可完成。
独特的网表缩减方法使输出网表极其紧凑,与原生网表相比,元素和节点减少了90%以上。由于输出网表太大而无法进行仿真,因此具有附加高频(Lk)选项的传统RC提取器会遇到容量瓶颈。
使用不同的关键网络集运行多个“假设”场景,而无需接触您的测试原理图。
万博Ansys Exalto可与第三方LVS工具无缝交互。该输出可与第三方lpe工具的输出自动组合。此外,Exalto还支持"提取的视图"和"提取的网表"。
所有用户(包括残障人士)都可以访问我们的产品,这对万博Ansys至关重要。因此,我们努力遵循基于美国访问委员会(第508条),网页内容无障碍指南(WCAG)和自愿产品可访问性模板(VPAT)的当前格式的可访问性要求。